From fef516071243946336c058d3468190c52cfb4194 Mon Sep 17 00:00:00 2001
From: shenjack <3695888@qq.com>
Date: Tue, 5 Dec 2023 19:02:25 +0800
Subject: [PATCH] =?UTF-8?q?=E6=8E=A5=E5=8F=97=E6=9D=A5=E8=87=AA=20@ElePrC?=
 =?UTF-8?q?=20=E7=9A=84=E5=BB=BA=E8=AE=AE?=
MIME-Version: 1.0
Content-Type: text/plain; charset=UTF-8
Content-Transfer-Encoding: 8bit

---
 modules/3-CCA-vertial-20gt-32bit/readme.md | 3 ++-
 modules/readme.md                          | 4 ++--
 2 files changed, 4 insertions(+), 3 deletions(-)

diff --git a/modules/3-CCA-vertial-20gt-32bit/readme.md b/modules/3-CCA-vertial-20gt-32bit/readme.md
index 35c1048..8a1be57 100644
--- a/modules/3-CCA-vertial-20gt-32bit/readme.md
+++ b/modules/3-CCA-vertial-20gt-32bit/readme.md
@@ -2,7 +2,8 @@
 
 ## 基本描述
 
-计算两组32位整数的和，执行所有标准加法器的功能。两组输入不是同步的，而是每8位增加2tick（但这8位是同步的），输出也是如此。不过，由于这个电路是逻辑电路，所以同步输入两个加数不会影响10tick后的最终结果。总延迟为10tick。含火把，故不可流水线。体积很小且速度快。建议在没有流水线的情况下使用。
+计算两组32位整数的和。输入输出并不完全同步,每8位为一组(组间具有2rt进位延迟)。同步输入不影响最终结果。总延迟为10rt。含火把。体积小,速度快。建议用于无2rt流水线电路
+
 表格里的+[n8]×2意为：每8位延迟增加2tick，即0~7位+0tick，8~15位+2tick，16~23位+4tick，24~31位+6tick。
 
 ## 原链接：[点击传送](httpswww.bilibili.comvideoBV1Ni4y1M7Q)
diff --git a/modules/readme.md b/modules/readme.md
index 37d9c5a..cca1292 100644
--- a/modules/readme.md
+++ b/modules/readme.md
@@ -2,7 +2,7 @@
 
 ## CCA
 
-`CCA(Carry Carry Adder)`: `进位封闭加法器`
+`CCA(Carry Carry Adder)` - `进位封闭加法器`
 
 - [竖式 8gt CCA](./1-CCA-vertical-8gt)
 
@@ -10,6 +10,6 @@
 
 ## BCS
 
-`BCS(Borrow Carry Subtractor)`: `借位封闭减法器`
+`BCS(Borrow Carry Subtractor)` - `借位封闭减法器`
 
 - [竖式 10gt BCS](./2-BCS-vertical-10gt-2t)