diff --git a/modules/3-CCA-vertial-20gt-32bit/readme.md b/modules/3-CCA-vertial-20gt-32bit/readme.md
index 366f747..fa320f0 100644
--- a/modules/3-CCA-vertial-20gt-32bit/readme.md
+++ b/modules/3-CCA-vertial-20gt-32bit/readme.md
@@ -4,7 +4,7 @@
 
 计算两组32位整数的和。输入输出并不完全同步,每8位为一组(组间具有2rt进位延迟)。同步输入不影响最终结果(但会带来计算毛刺)。总延迟为10rt。含火把。体积小,速度快。建议用于无2rt流水线电路
 
-## 原视频链接：[点击传送](https://www.bilibili.com/video/BV1Ni4y1M7Qj/?spm_id_from=333.337.search-card.all.click)
+## 原视频链接：[点击传送](https://www.bilibili.com/video/BV1Ni4y1M7Qj)
 
 ## 元件信息