ARS-docs/modules/3-CCA-vertial-20gt-32bit/readme.md

56 lines
2.0 KiB
Markdown
Raw Normal View History

2023-12-05 18:40:52 +08:00
# 32位 封闭进位加法器
## 基本描述
2023-12-05 19:02:25 +08:00
计算两组32位整数的和。输入输出并不完全同步,每8位为一组(组间具有2rt进位延迟)。同步输入不影响最终结果。总延迟为10rt。含火把。体积小,速度快。建议用于无2rt流水线电路
2023-12-05 17:45:41 +08:00
表格里的+[n8]×2意为每8位延迟增加2tick即0~7位+0tick8~15位+2tick16~23位+4tick24~31位+6tick。
2023-12-05 18:40:52 +08:00
## 原链接:[点击传送](httpswww.bilibili.comvideoBV1Ni4y1M7Q)
## 元件信息
- 适用版本
- Java版 1.6+
- 作者
- Fredbill
- 存档位置
- `32 4 32`
- 电路类型
- 逻辑电路
- 电路大小
- `6 × 67 × 9`
- 总延迟
- `4 + 6 = 10`
### 标签
- `小型模块`
- `运算单元`
- `加/减法器`
- `二级模块`
- `Java版`
- `静音`
- `传统红石`
## 特性表
| 位宽 | 布线方式 | 位置 | 延迟 | 脉冲 | 注释 |
| --------- | -------- | -------------- | ------ | -------- | ---- |
| 输入数据1 | 32 | 竖式,高位在上 | 1 3 1 | 0+[n8]×2 | 2 | 第一个加数 |
| 输入数据2 | 32 | | 4 3 1 | 0+[n8]×2 | 2 | 第二个加数 |
| 输出数据 | 32 | | 5 2 9 | 4+[n8]×2 | 2 | 加法结果 |
| 控制端口1 | 1 | | 3 2 6 | 2 | 2 | 低位进位可认为是第三个加数且值为1 |
| 标志位1 | 1 | | 5 65 9 | 11 | 2 | 最高位进位,即加法计算是否溢出 |
## 检查单
| 是否含火把 | 是 | 是否支持2t流水线 | 否 |
| ------------------ | --- | ---------------- | --- |
| 是否含活塞 | 否 | 是否为“无红石粉” | 否 |
| 是否含侦测器 | 否 | 是否含容器 | 是 |
| 是否含漏斗、投掷器 | 否 | 是否含实体 | 否 |
| 是否使用墙电 | 否 | 是否使用水电 | 否 |
2023-12-05 17:45:41 +08:00
参考子模块:封闭进位加法器